PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10210501 A

(43) Date of publication of application: 07.08.98

(51) Int. Cl

H04N 9/79 H04N 5/765 H04N 5/781 H04N 5/907

(21) Application number: 09011413

(22) Date of filing: 24.01.97

(71) Applicant

TOSHIBA CORP TOSHIBA AVE

CORP

(72) inventor:

MICHIMI SHIGERU


(54) MEMORY CONTROL CIRCUIT FOR DIGITAL STILL CAMERA

(57) Abstract

PROBLEM TO BE SOLVED: To provide the memory control circuit for a digital still camera costwise advantageous in which a capacity of a frame memory is reduced.

SOLUTION: In Y, U, V data of 4:2:2 sampling outputted from a camera signal processing section 2 or a companding processing section 5 in the case of compression or expansion, the luminance data Y are written as they are and only the color difference data U, V are written in a frame memory 4A while being down-sampled (data thinning) in a form of 4:1:1. In the case of read from the frame memory 4A, only the color difference data U, V are up-sampled (interpolation) so as to give data equivalent to 4:2:2 sampling apparently to the companding processing section 5 or a display device 7 adopting the JPEG or the like. Since a memory control section 30 conducting processing as above is provided, the capacity of the memory 4A is reduced.

COPYRIGHT: (C)1998,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平10-210501

(43)公開日 平成10年(1998)8月7日


(51) Int.CL ⁶ H 0 4 N	9/79 5/765 5/781 5/907	教別記号		9/79 5/907 5/781		3 B E		
			家產請求	未請求	部求項の数5	OL	(全 9 頁)	
(21)出顧番号	}	特顧平9-11413 平成9年(1997) 1月24日	(71)出顧人	000003078 株式会社東芝 神会川県川崎市幸区堀川町72番地				
(22/四次日		TM 0 4 (1001) I 7M II	(71)出顧人 000221029 東芝エー・ブイ・イー株式会社 東京都推区新福3丁目3番9号					
			(72)発明者	東京都	茂 港区新楫3丁目 イ・イー株式会		号 京芝工	
			(74)代皇人	弁理士	伊藤進		*	
		•			•			

(54) 【発明の名称】 デジタルステルカメラのメモリ制御回路

(57)【要約】

【課題】 フレームメモリの容量を削減でき、コスト的 にも有利なデジタルスチルカメラのメモリ制御回路を提供すること。

【解決手段】 圧縮時又は伸長時に、カメラ信号処理部2又は圧縮伸長処理部5から出力された4:2:2サンフリングのY、U、Vデータにおいて、輝度データ(Y)はそのままで色差データ(U、V)のみをダウンサンブリング(データ間引き)しながらDRAM等のフレームメモリ4Aに4:1:1形式で書込み、フレームメモリ4Aの験出し時には、色差信号(U,V)のみをアップサンブリング(補間)することで、見掛け上、JPEG等の圧縮伸長処理部5又は表示装置7へ4:2:2サンブリング同等データを送る。このようなメモリ制御部30を設けることで、メモリ4Aの容量を削減できる。



【特許請求の範囲】

【論求項 1 】画像圧縮伸長処理機能を有するデジタルス チルカメラにおいて、

メモリと、

圧縮前又は伸長後のデジタル画像データを間引きしなが ら前記メモリに記憶するメモリライト手段と、

前記メモリに記憶したデジタル画像データを、前記間引き量を補間しながら前記メモリから読み出し、圧縮伸長処理部又は表示装置に送出するメモリリード手段とを具備したことを特徴とするデジタルスチルカメラのメモリ 10制御回路。

【請求項2】画像圧縮伸長処理機能を有するデジタルス チルカメラにおいて、

メモリと、

圧縮前又は伸長後の輝度信号及び色差信号からなるデジタル画像データのうち、輝度信号はそのままで色差信号 のみを聞引きしながら前記メモリに記憶するメモリライト手段と、

前記メモリに記憶したデジタル画像データのうち、前記 色差信号のみを前記間引き量を補間しながら前記メモリ 20 から読み出し、圧縮仲長処理部又は表示装置に送出する メモリリード手段とを具備したことを特徴とするデジタ ルスチルカメラのメモリ制御回路。

【請求項3】画像圧縮伸長処理機能を有するデジタルス チルカメラにおいて、

フレームメモリと,

圧縮時において、カメラ信号処理部から出力された4:2:2サンプリングのY、U、Vデータのうち、Yデータはそのままで色差信号(U,V)のみを1/2ダウンサンプリングしながら、前記フレームメモリに4:1:301形式で含込むメモリライト手段と

ラスター/ブロック変換を行う際に、色差信号(U, V)のみをアップサンプリングしながら前記フレームメモリからデータを読出し、圧縮伸長処理部に対し、見掛け上、4:2:2形式のデータ数に合致したサンプリングデータを送るメモリリード手段とを具備したことを特徴とするデジタルスチルカメラのメモリ制御回路。

【請求項4】画像圧縮伸長処理機能を有するデジタルス チルカメラにおいて、

フレームメモリと、

伸長時には、圧縮伸長処理部でデコンプレッションされた。4:2:2サンプリング形式のY、U、Vデータからなる圧縮画像データを、プロック/ラスター変換と同時に、Yデータはそのままで色差信号(U、V)のみを1/2ダウンサンプリングしながら、前記フレームメモリに4:1:1形式で含込むメモリライト手段と、前記フレームメモリの銃出し時に、色差信号(U、V)のみをアップサンプリングしながら前記フレームメモリからデータを読出し、表示装置に対し、見掛け上、4:2・2形式のデータ物に合致したサンプリングデータを

2 送るメモリリード手段とを具備したことを特徴とするデ ジタルスチルカメラのメモり制御回路。

【請求項5】画像圧縮伸長処理機能を有するデジタルス チルカメラにおいて、

請求項3記載のメモリライト手段及びメモリリード手段 と

請求項4記載のメモリライト手段及びメモリリード手段 とを具備したことを特徴とするデジタルスチルカメラの メモリ制御回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、静止画像をデジタル圧縮画像データに変換して記録メディア等に記録する 機能を持ったデジタルスチルカメラにおいて、圧縮処理 などに必要なフレームメモリ容量の削減を図ったデジタ ルスチルカメラのメモリ制御回路に関するものである。 【0002】

【従来の技術】画像圧縮技術を応用したデジタルスチルカメラ(以下DSC)においては、電荷結合素子(以下CCD)等のイメージセンサ及び信号処理回路(DSP)かち得られたデジタル画像データをDRAM等のメモリに一度バッファリングし、その後JPEG等の画像圧縮処理プロセスを経て、内部不提発性メモリや、リムーバブルな記録メディア等に保存・記録する方式が一般的にとられている。

【0003】図9は、従来のデジタルスチルカメラにおける圧縮処理を行うメモリ制御回路を示すプロック図である。

【0004】図9において、CCD等のイメージセンサを有するカメラ部1からの操像信号は、カメラ信号処理部2で信号処理されてデジタル映像信号として出力され、メモリ制御部3の制御に基づいてメモリ4に一旦記憶される。メモリ4としては、DRAMなどが用いられる。その後、メモリ4から再び読み出して圧縮伸長処理部5でJPEG等の圧縮処理を行い、記録メディア6に記録されるようになっている。

【0005】例としてJPEG圧縮方式の場合を考えると、圧縮伸長処理部5へのデータ入力形式は、通常プロックインターリープで行う必要があるため、圧縮伸長処理部5の前段でラスター/ブロック変換とよばれる、線順大データから8×8ピクセルブロックデータ形式への変換処理が行われる。

【0006】もし、JPEG圧縮伸長処理部5が、映像信号データ送出レート以上の処理速度を有している場合、いわゆるリアルタイム圧縮が可能となり、この場合にはメモリ4の容量はラスター/ブロック変換のための最小限のメモリ容量である。8水平ライン分の容量があればよいことになる。

からデータを読出し、表示装置に対し、見掛け上、4: 【0007】しかしながら、DSCという用途を考える 2:2形式のデータ数に合致したサンプリングデータを 50 と、特にリアルタイム性が要求されることは少なく、む

しる回路速度の抑制による低消費電力化や回路規模の削 減という観点から、JPEG圧縮(伸長)処理速度は、 映像信号データレートに対し、数分の1以下であること

【0008】このような場合、映像信号は1画面(フレ ームまたはフィールド)単位で一度メモリ4にキャプチ vしておき、圧縮処理速度に合わせてデータを逐次プロ ックデータに変換しながら、読み出してやる必要がある ため、メモリ4としては1画面分のフレームメモリが必 要となる。

【0009】特に、メモリ4は、フレームメモリ容量が あれば、キャプチャした静止画像を本体液晶モニタなど 表示するための表示用パッファメモリとしても兼用でき るので、一般的なDSCにおいては、扱う画素サイズに 応じたフレームメモリ容量を持つDRAMが搭載されて いる。

【0010】さて、各プロセス回路間のデータインター フェースにおいては、処理の容易性やバス幅低減の観点 から、Y (輝度信号), U (色差: B-Y信号)、V (色差: R-Y信号) の、いわゆるY/色差信号の形態 20 でデジタルデータが扱われることが多い。

【0011】一方、最近では、パソコンとの、親和性や 画質重視という面から、イメージセンサとして、640 (水平)×480(垂直)の有効画素数を持つ、いわゆ るVGA正方画素構成のセンサが搭載されたDSCが主 流になりつつある。

【0012】このようなVGAイメージセンサを搭載し たDSCにおいては、内部Y、U、Vデータのサンプリ ング比率として、いわゆる4:2:2(即ち2:1: 1) のデータ形式がとられているが、従来はカメラ信号 30 処理部(YUV出力部)2から、圧縮伸長処理部らに至 るまで、このサンプリング比率は維持されたまま処理さ れていた。

【0013】これは、JPEG圧縮方式においても、 4:2:2 (即ち2:1:1)のデータ形式が一般的で あり、記録メディア6に記録された圧縮画像ファイルと パソコン上での画像ビューワソフトウェアの互換性など に関する問題点を回避する意味も含んでいる。

【0014】従って、例えばDRAMで構成される前記 メモリ4も4:2:2(即ち2:1:1)の比率自体は 変えず、DSCにおいて扱う画素数 (サイズ) に応じて その容量を選択していた。

【0015】ところで、4:2:2(即ち2:1:1) の場合、1枚のVGA (Video Graphics Array) サイズ 画像データを圧縮処理するために必要となるフレームメ モリの容量は、640×480×2×8[bit]=4.9 [Mbit]となるが、一般的なDRAM容量は、4 Mbit を超えると 1.6 Mbit 品となってしまうため、このよう な場合は必然的に4Mbrt 品を2個使用する(図7の存 号4A, 4Bにて示す)ことになり、コストの増大を招 50

いていた。

[0016]

【発明が解決しようとする課題】上記のごとく、4: 2:2(即ち2:1:1)の場合、1枚のVGAサイズ 画像データを圧縮処理するために必要となるフレームメ モリの容量は、4. 9Mbit となり、4Mbit 品を2個 使用することになり、コストの増大を招いていた。そこ で、本発明は上記の問題に鑑み、フレームメモリの容量 を削減でき、コスト的にも有利なデジタルスチルカメラ のメモリ制御回路を提供することを目的とするものであ る.

[0017]

【課題を解決するための手段】請求項1記載の発明は、 画像圧縮伸長処理機能を有するデジタルスチルカメラに おいて、メモリと、圧縮前又は伸長後のデジタル画像デ ータを聞引きしながら前記メモリに記憶するメモリライ ト手段と、前記メモリに記憶したデジタル画像データ を、前記聞引き量を補間しながら前記メモリから読み出 し、圧縮伸長処理部又は表示装置に送出するメモリリー ド手段とを具備したことを特徴とする。

【0018】請求項1の発明において、メモリは、カメ ラ信号処理部からのデジタル画像データを一旦記憶し、 圧縮伸長処理部にて圧縮処理する動作速度に合わせるた めに必要である一方、記録メディアから読み出した圧縮 データを圧縮伸長処理部にて伸長したものを記憶し、表 示用処理を施して表示装置に供給するために必要とされ る。一方、圧縮伸長処理部は、圧縮するためのデータ形 式が一般的に決まっており、また、表示装置にはVGA で規定されるような表示ドット数がある。そこで、本発 明において、メモリライト手段の制御により、デジタル 画像データは間引いてメモリに記憶し、その後圧縮処理 或いは表示処理するためにメモリから読み出すときは、 メモリリード手段の制御により、前記の間引いた分を補 間しながら読み出すようにして、メモリ容量の削減を実 現した。

【0019】請求項2記載の発明は、画像圧縮伸長処理 と、圧縮前又は伸長後の輝度信号及び色差信号からなる デジタル画像データのうち、輝度信号はそのままで色差 信号のみを聞引さしながら前記メモリに記憶するメモリ ライト手段と、前記メモリに記憶したデジタル画像デー タのうち、前記色差信号のみを前記間引き量を補間しな がら前記メモリから読み出し、圧縮伸長処理部又は表示 装置に送出するメモリリード手段とを具備したことを特 徴とする。

【0020】請求項2の発明において、メモリに画像デ ータを記憶する際には、輝度信号はそのままで色差信号 のみを聞引きしながら記憶する。これは、輝度信号に比 べて色差信号の帯域が比較的狭いので、色差信号を削減 しても、視覚上の解像度低下や追和感をほとんど感じさ

せることがない。

【0021】請求項3記載の発明は、画像圧縮伸長処理 **機能を有するデジタルスチルカメラにおいて、フレーム** メモリと、圧縮時において、カメラ信号処理部から出力 された4:2:2サンプリングのY, U, Vデータのう ち、Yデータはそのままで色差信号(U, V)のみを1 /2 ダウンサンプリングしながら、前記フレームメモリ に4:1:1形式で書込むメモリライト手段と、ラスタ ー/ブロック変換を行う際に、色差信号(U,V)のみ をアップサンプリングしながら前記フレームメモリから 10 データを読出し、圧縮伸長処理部に対し、見掛け上、 4:2:2形式のデータ数に合致したサンプリングデー タを送るメモリリード手段とを具備したことを特徴とす

【10022】請求項4記載の発明は、画像圧縮伸長処理 機能を有するデジタルスチルカメラにおいて、フレーム メモリと、伸長時には、圧縮伸長処理部でデコンプレッ ションされた、4:2:2サンプリング形式のY、U、 Vデータからなる圧縮画像データを、ブロック/ラスタ ー変換と同時に、Yデータはそのままで色差信号(U、 V) のみを1/2ダウンサンプリングしながら 前記フ レームメモリに4:1:1形式で書込むメモリライト手 段と、前記フレームメモリの読出し時に、色差信号

(U、V) のみをアップサンプリングしながら前記フレ ームメモリからデータを読出し、表示装置に対し、見掛 け上、4:2:2形式のデータ数に合致したサンプリン グデータを送るメモリリード手段とを具備したことを特 徴とする。

【0023】請求項5記載の発明は、画像圧縮伸長処理 機能を有するデジタルスチルカメラにおいて、請求項3 30 記載のメモリライト手段及びメモリリード手段と、請求 項4記載のメモリライト手段及びメモリリード手段とを 具備したことを特徴とする。

【りり24】請求項3~5の発明においては、圧縮時又 は伸長時に、カメラ信号処理部又は圧縮伸長処理部から 出力された4:2:2サンプリングのY, U, Vデータ において、Yデータはそのままで色差信号(U, V)の みをダウンサンプリング(データ間引き)しながらDR AM等のフレームメモリに4:1:1形式で書込み、フ アップサンプリング(補間(2度読みを含む))するこ とで、見掛け上、JPEG等の圧縮伸長処理部又は表示 装置へ4:2:2サンプリング同等データを送るような メモリ制御手段(メモリライト手段及びメモリリード手 段)を有するデジタルスチルカメラを提供するものであ

【0025】メモリ部以外の回路部でのデータ処理は、 一般的な4:2:2配列データとして処理し、DRAM 等のフレームメモリへの書込みフォーマットのみを4: 1:1に対応させるので、例えばVGAサイズのイメー 50 ーム分を記憶する。その後、メモリ4Aから再び読み出

ジセンサの場合のメモリへの画像データ量は、640× 480×1.5×8=3.69Mbtとなり、4Mbit のDRAM容量を下回ることになるから、4 Mbnt DR AMを1個だけ使えばよく、また人間の視覚上の特性か 5、Y(輝度信号)にくらべ比較的帯域が狭い色情報の データのみを削減するので、視覚上の解像度低下や追和 感をほとんど感じずに、VGAサイズの画像データを扱 うことが可能となる。

【0026】また、内蔵不揮発性メモリなどの記録メデ ィアに記録される圧縮後のデータとしては、一般的な 4:2:2フォーマットになるから、ファイルとしての 汎用性及び互換性は保たれ、パソコン上でのアプリケー ションソフト (画像ビューワ等) への依存性を最小限に 抑えることができる。

[0027]

【発明の実施の形態】発明の実施の形態について図面を 参照して説明する。図 1 は本発明の一実施の形態のデジ タルスチルカメラの構成を示すブロック図である。 図9 と同一機能を有する部分には同一符号を付して説明す 20 る。

【りり28】図1において、CCD等のイメージセンサ を有するカメラ部1からの撮像信号は、カメラ信号処理 部2で信号処理されてデジタル映像信号として出力さ れ、メモリ制御部30の制御に基づいてメモリ4Aに一 旦記憶する。メモリ書込み時は、メモリ制御部31)は、 輝度信号Y及び色差信号(U、V)からなるデジタル画 像データのうち、輝度信号Yはそのままで色差信号 (U、V)のみを聞引きしながらメモリ4Aに画像デー タの1フレーム分を記憶する。その後、メモリ4Aから 再び読み出して圧縮伸長処理部5に供給する。メモリ読 出し時は、メモリ4Aに記憶したデジタル画像データの うち、前記色差信号(U, V)のみを、前記間引き量を 補間しながら前記メモリ4 Aから読み出して、圧縮伸長 処理部5に供給する。

【0029】圧縮伸長処理部5では、補間しながら読み 出された画像データに対してJPEG等の圧縮処理を行 い、デジタル画像圧縮データとして記録メディア6に出 力する。記録メディア6には、デジタル画像圧縮データ が記録される。記録メディア6としては、内蔵の不揮発 レームメモリ読出し時には、色差信号 (U, V) のみを 40 性メモリのほか、リムーバルなディスクなどが用いられ る.

> 【0030】また、記録メディア6から読み出して表示 装置?に表示するときには、記録メディア6に記録した 画像圧縮データを、圧縮伸長処理部5で伸長した後、メ モリ制御部30の制御に基づいてメモリ4Aに一旦記憶 する。メモリ告込み時は、メモリ制御部30は、輝度信 号Y及び色差信号(U, V)からなるデジタル画像デー タのうち、輝度信号Yはそのままで色差信号(U.V) のみを聞引きしながらメモリ4人に画像データの1フレ

して表示装置7に表示する。メモリ読出し時は、メモリ 4 Aに記憶したデジタル画像データのうち、前記色差信 号(U, V)のみを前記間引き量を補間しながら前記メ モリ4Aから読み出して、表示装置?に供給する。

【0031】なお、以上の説明における補間には、デジ タル画像データ(サンプリングデータ)を2度読みする ことによって補間する方法も含まれる。

【0032】図2は図1のデジタルスチルカメラにおけ る圧縮処理を示すブロック図である。

【0033】図2において、矩形破線で囲んだ部分が、 圧縮処理に伴うメモリ制御部3()の機能ブロックを示し ている。図中、実線矢印が画像データの流れを示してい

【0034】メモリ制御部30への映像信号は、Y(提 度) 8bit、U/V (色差) 8bitの計16bit とし、 Y:U:Vとしてのデータ転送レート比率はいわゆる 4:2:2(即52:1:1)を想定する。また、1水 平期間のデータ転送数を16bit ×780個、すなわち 1水平期間(1日)を7801日(1日は水平周波数) とし、かつ前記画像データのうち有効画素数(イメージ 20 サイズ)を、水平(画素数)640、垂直(ライン数) 480のVGAサイズであると仮定して以後の説明を行 う.

【りり35】さらに、アクセスするメモリとしては、1 ワード (16bit) 幅×256K=4.096Mbitの DRAM (通称4Mbit 品) を想定し、処理速度を考慮 したモード(例えばファーストページモード)で使用す ることを考える。

【0036】図3は圧縮時における画像データタイミン グを示す図である。図3(a) はカメラ信号処理部2から 30 メモリ制御部31)への画像データタイミングを示し、図 3(b) はメモリ制御部3()からメモリ4Aへの画像デー タタイミングを示す。

【0037】まず、圧縮時においては、CCDなどの撮 像素子から得られた映像信号は、A/D変換処理等を含 むカメラ信号処理部2を経て、本発明の特徴部分である メモリ制御部30に入力される。

【0038】画像データのシーケンスとしては、図3の ようになるが、ここでは考えやすいように4ワード分を 1つの単位として便宜上区切って説明することにする。 【0039】図3(a) には、メモリ制御部30への画像 データ転送における、7801mクロック(=12、2 7MHz) とともに、転送される画像データとしてYデ ータ(8bit)及びUVデータ(8bit)が示されてい る.

【0040】まず、Yデータのうちで、Yo データは、 メモリ制御部30内の1クロック遅延ラッチ回路を経 て、次のY1 データ入力とともに1ワード(16bit) データとしてバイト→ワード変換されて、同図W1のタ イミングでDRAM等のメモリ4Aに書き込まれる。

【りり41】一方、色差バス側も同様に、Uo データと Vo データがバイト→ワード変換され、それぞれメモリ 制御部30内の2クロック遅延ラッチ回路,1クロック 遅延ラッチ回路を経て、W2のタイミングでDRAMに 会き込まれる。

【0042】なお、ここでは仮にYo(Uo)を下位バ イト、Y1(V0)を上位バイトにしているが、本発明 ではこの上位・下位順序や、またメモリ4Aへの書き込 みアドレス等を限定するものではないことは言うまでも 10 tel.

【0043】次に、Y2、Y3 データが同様にW3のタ イミングでワードデータとしてメモリ4Aに書き込まれ

【1)()44】すなわち、注目している4ワード分の転送 単位において、メモリ4Aに含き込まれるのは、Y0~ Y3 および、U0, V0 の3ワードとなる。即ち、U1 , V1 データは間引かれることになる。

【0045】もちろん、次の4ワード単位においても同 様のシーケンスが繰り返され、1ライン分の有効画素デ ータ転送(640ワード)分のうち、実際にメモリ4A. に書き込まれるのは、Yデータが320ワード、U/V データが160ワードで、計480ワードとなる。

【0046】メモリ4AとしてDRAMを用いた場合に は、DRAMの1ページは512ワードであるので、1 ライン(1H)分の画像データが1ページ内に納まるこ とになり、アドレス制御回路も比較的簡単にできるとい **うメリットもある。**

【0047】このようにして、さらに次のラインデータ が次ページに書き込まれていき、最終的に垂直480ラ イン分のデータが、480ページに書き込まれるから、 全体のY:U:Vのデータ数比率で示せば4:1:1と なる。

【0048】図4は、メモリ4AであるDRAMへの 4:1:1形式データマッピングの一例を示している。 【0049】図4(a) に全体のメモリエリアを、図4 (b) に 1 ライン分のデータが岩を込まれた様子の一例を 示すが、前述のようにアドレッシングについて本発明は 全く限定されない。

[0050] COようにしてVGA (640×480) 40 サイズの4:2:2データのうち、Yデータは聞引きさ れることなく全てのデータがDRAMに書き込まれ、色 差信号(U, V)はそれぞれ1/2ダウンサンプリング (データ間引き) されて、4:1:1比率でDRAM上 にメモリマッピングされることになる。 図4(b)では、 1ライン分のデータ、つまりDRAMの1ページ内にマ ッピングされるデータの配列状態が示されている。Yデ ータについては、Yo, Y1, Y2、Y3, …とそのま ま記憶されるが、U、Vデータについては、Uo、Vo , U2、 V2, …と記憶され、U1, V1, U3, V3 , …は間引かれることになる。

10

【りり51】次に、圧縮伸長処理部5ヘデータを送出す ることになるが、仮に圧縮アルゴリズムを公知のJPE G圧縮方式とすればデータ送出形式としては、8×8ビ クセル単位のブロックインターリーブデータとしてやる 必要がある。

9

【0052】JPEG圧縮ファイルとしては、4:1: 1や4:2:0.4:2:2などの色空間サンプリング 形式があるが、そのなかでも4:2:2形式ファイルが 一般的であり、画像ビューワ(ソフトウエア圧縮・伸 長) アプリケーションソフトにおいてもほとんどのソフ 10 る。 トが4:2:2形式データに対応している。

【0053】したがって、JPEG圧縮伸長処理部5に 対しては4:2:2形式のデータとして転送したほうが 汎用性が増すと考えられる。

【0054】ところが、本システムにおいては、データ がDRAMに書き込まれた時点で4:1:1になってい るので、色差情報 (U/V) だけを2度読みまたは、前 後データから演算した補間データを加えて、見かけ上、 疑似4:2:2データ形式として圧縮伸長処理部5に渡

【0055】図5は圧縮時のブロックインターリーブデ ータ転送タイミングを示す図である。

【0056】転送バス幅を1バイト(8bit)とし、ブ ロックインターリーブでのデータ転送(1MCU=4ブ ロックとした疑似4:2:2(疑似2:1:1))の様 子を示したものである。とこでは、簡単のため、2度読 みによるアップサンプリングを示すが、演算方式による 補間方法でも勿論かまわない。すなわち、最初のブロッ クB1 ではY0(81)~Y63(81) のデータがDRAM4A から読み出され、次のブロックB2 ではY0(B2)~Y63 (82) のデータが読み出される。

【りり57】次に、色差データが1バイトおきに2度読 み出され、U0(B1,B2), U0(B1,B2)、U2(B1,B2)、U2 (B1,B2)、……U62(B1,B2)、U62(B1,B2)、及びV0(B1, 82), V0(81,82), V2(81,82), V2(81,82), V62 (81,B2)、V62(B1,B2)と、Uブロック、Vブロックの順 で読み出される。(以上 1 MC U = 4 ブロック単位)以 後次のMCU単位での処理が連続的に行われる。

【0058】このようにして疑似4:2:2(疑似2: 1:1)で圧縮処理させることで、見かけ上は4:2: 2データの圧縮コードが圧縮伸長処理部5に出力される ことになる。

【0059】図6は伸長時のブロックインターリーブデ ータ転送タイミングを示す図である。

【0060】伸長時の動作は、圧縮時と全く反対とな り、圧縮伸長処理部5 (この場合は伸長動作をしてい る) からメモリ制御側に出力された4:2:2形式のブ ロックデータは図6のようになるが、DRAM4Aに書 き込む場合は4:1:1形式で保存しなければならない から、U0~U63及びV0~V63のブロックデータを1 50

バイトずつ間引いてDRAM4Aに書き込む必要があ る。もちろん、DRAM4A上に保存されたY、Uデー タは、前述の図4とまったく同しマッピングが行われる ことは言うまでもない。

【0061】図7は図1のデジタルスチルカメラにおけ る伸長処理を示すプロック図である。

【0062】図7において、矩形破線で囲んだ部分が、 伸長処理に伴うメモリ制御部30の機能ブロックを示し. ている。図中、実線矢印が画像データの流れを示してい

【0063】圧縮伸長処理部5からメモリ制御部30へ の画像データは、Y (輝度) 8 bit、U/V (色差) 8 b nt の計16bit とし、Y:U:Vとしてのデータ転送 レート比率はいわゆる4:2:2(即ち2:1:1)で

【0064】メモリ制御部30からメモリ4Aへは、画 像データのうちの色差データが間引かれ、Y:U:Vと してのデータ転送レート比率は4:1:1である。ま た、メモリ4Aからメモリ制御部30へは、同様にデー 20 夕転送レート比率は4:1:1である。

【10065】そして、メモリ4人からの画像データをメ モリ制御部30を通すことによって前記間引き量が補間 されて、Y:U:V=4:2:2のデータ転送レート比 卒で表示装置7に送出される。

【0066】図8は伸長時における画像データタイミン *グを示す図である。図8(a) はメモリ4Aからメモリ制 御部30を通して読み出される画像データタイミングを 示し、図8(b) はメモリ制御部3()から表示装置7への 画像データタイミングを示す。

【りり67】まず、伸長時においては、記録メディア6 から得られた圧縮画像データは、A圧縮伸長処理部5を 経て、本発明の特徴部分であるメモリ制御部30に入力 される。

【りり68】画像データのシーケンスとしては、図8の ように (図3の圧縮時の場合と同様に) なるが、例えば 4 ワード分を1 つの単位として便宜上区切って説明する ことにする。

【0069】記録メディア6からの圧縮画像データを圧 縮伸長処理部5で伸長したデータが、メモリ制御部30 を通してメモリ4Aへ供給される。メモリ制御部5から メモリ4Aに対しては、メモリライト手段の制御によ り、画像データのうち、輝度データYはそのままで色差 データ (U, V) のみが間引かれてメモリ4 Aに記憶さ れる.

【0070】そして、画像表示を行う場合には、図8 (a) に示すように、圧縮時のメモリ書き込み時とまった く逆に、メモリ4A内のデータが、メモリ制御部30内 のメモリリード手段の制御により、Yo, Y1及びUo ,Voがワードーバイト変換され、それぞれY8bit

、U, V8bit となって読み出される。次に、メモリ

12

4 AからY2. Y3 データ航み出し後に、メモリリード 手段の制御により、色差信号については再度U0. V0 データが読み出され、ワードーバイト変換されて、読み出される。その後、メモリ制御部30から表示装置7に対して、メモリ制御部30内の2クロック遅延ラッチ回路、及び1クロック遅延ラッチ回路を用いて、図8(b)のように変換されて出力される。このようにして、メモリ4Aに色差データ(U. V)が間引かれた状態で記憶された画像データが、間引き量分補間されて表示装置7へ出力されるので、表示装置7としては見かけ上、4: 102:2データとして扱い、表示することができる。

11

【0071】以上述べたように、本発明の実施の形態に よれば、例えば圧縮時には、カメラ信号処理部2から出 カされた4:2:2サンプリングのY、U、Vデータに おいて、Yデータはそのままで色差信号(U, V)のみ をダウンサンブリング (データ間引き) しながらDRA M等のフレームメモリ4Aに4:1:1形式で書き込 み、DRAM読み出し時には、色差信号(U,V)のみ をアップサンプリング(補間または2度読み) すること で、見かけ上、JPEG等の圧縮伸長処理部5へ4: 2:2サンプリング同等データを送るようなメモリ制御 部30が実現できるから、例えばVGAサイズのイメー ジセンサの場合のメモリ4 Aへの画像データ量は、64 0×480×1. 5×8=3. 69Mbit となり、4M bit のDRAMの容量を下回ることになるため、メモリ 4Aとして4Mbit のDRAMを1個だけ使えばよく、 また人間の視覚上の特性から、Y(輝度信号)にくらべ 比較的帯域が狭い色情報のデータのみを削減するので、 視覚上の解像度低下や追和感をほとんど感じずに、VG Aサイズの画像データを扱うことが可能となる。

【0072】また、内蔵不揮発性メモリやディスクなどの記録メディア6に記録される圧縮データとしては、一般的な4:2:2フォーマットになるから、ファイルとしての汎用性及び互換性は保たれ、バソコン上でのアプリケーションソフト(画像ビューワ等)への依存性を最小限に抑えることができる。

* [0073]

【発明の効果】以上述べたように本発明によれば、画像 圧縮伸長処理機能を有するデジタルスチルカメラにおい て、カメラ信号処理部或いは圧縮伸長処理部からのデジ タル画像データを聞引いてメモリに記憶し、その後圧縮 処理或いは表示処理するためにメモリから読み出すとき は、前記の聞引いた分を補間しながら読み出すことによ り、メモリ容量を削減することができ、コスト的にも有 利なデジタルスチルカメラを実現できる。

0 【図面の簡単な説明】

【図1】本発明の一実施の形態のデジタルスチルカメラ を示すブロック図。

【図2】図1のデジタルスチルカメラにおける圧縮処理 を示すプロック図。

【図3】圧縮時における各部の画像データタイミングを 示す図。

【図4】DRAMへの4:1:1形式のデータマッピングの一例を示す図。

【図5】圧縮時のプロックインターリーブデータ転送タ イミングを示す図。

【図6】伸長時のブロックインターリーブデータ転送タイミングを示す図。

【図7】図1のデジタルスチルカメラにおける伸長処理を示すプロック図。

【図8】伸長時における各部の画像データタイミングを 示す図。

【図9】従来のデジタルスチルカメラの圧縮処理におけるブロック図。

【符号の説明】

30 1…カメラ部

2…カメラ信号制御部

4A…メモリ

5…圧縮伸長処理部

6…記録メディア

7 … 表示装置


30…メモリ制御部

[図1] [図7] 医示盘管 医牙花器 U, V:Bbit Y:86:4 30 Y:8bit 正統 仲長 必考部 :4:2:2 *モリ制御部 メモリリード手的 (7っプリンプリング) メモリライト手品 Y. U/V: 4:2:2 (タフンサンプリング) U. V:8611 Y, U/Y: 4:1:1 記録メディア (内臓メモリなど) メモリ 記録メディア (内蔵/モリなど) (MADIE DRAM 44

http://www6.ipdl.jpo.go.jp/tjcontenttrns.ipdl?N0000=21&N0400=image/gif&N0401=/NSAP... 2/13/03


特開平10-210501






[図3]


(a) カメラ度号処理部でからのYUV出力形式




[図4]








【図6】



[図8]



[图9]

